--------------------------------------------------------------------------------------------------------------------------

ASML의 EUV 노광장비

 

이를 위해서는 왜 반도체에 EUV 공정을 적용하는지부터 이해해야만 하는데, 그 이유에는 크게 두 가지가 있음

1. 더 이상 물리적으로 ArF로는 구현이 어려운 아주 미세한 패터닝을 그리기 위한 용도

2. (이론상으로는) 여러 번의 공정을 반복해야만 하는 SAQP나 LELE와는 달리 EUV는 공정 한 번으로 패터닝 구현이 가능하니, 공정 수 축소를 통해 제조원가 절감이 가능함

그렇게 보면 삼전이 D1a부터 본격적으로 EUV 공정(5개 레이어)을 적용한 것은 1번보다는 2번의 목적이 훨씬 더 크다고 할 수 있음. 파운드리 선단공정에서 EUV를 본격적으로 양산에 적용한 게 7나노 공정부터인데, 파운드리 7나노와 비교하면 디램 D1a는 실제 선폭(Half Metal Pitch)이 좀 더 크긴 하거든. D1a는 ArF 패터닝의 실제 물리적인 한계가 도래하기에는 아직 좀 여유가 있는 노드라는 뜻임. 또 더구나 삼전은 이미 파운드리 7나노 공정에서부터 EUV를 양산에 적용한 경험이 있기 때문에 경쟁사들보다 EUV를 양산에 적용하기가 좀 더 수월함. 더불어 EUV CAPA를 파운드리와 디램에 그때그때 상황에 따라 효율적으로 배분할 수 있기 때문에 장비 CAPA의 낭비가 훨씬 적음. 참고로 삼전이 디램에 EUV를 보다 적극적으로 적용하기 시작한 건 삼파가 망한 것도 있음. 삼파 전용으로 EUV 장비 엄청나게 사 놨는데 삼파 고객 수주가 크게 감소해서, 그렇게 값비싼 돈을 주고 구매하거나 건설한 EUV 장비와 클린룸이 죄다 놀게 생겼으니 그 CAPA로 디램이나 찍자 이런 의사결정이 된 것도 있거든. EUV CAPA 활용에 유연성을 가져가겠다는 당초 의도와는 정 반대로 오히려 파운드리 때문에 삼전이 디램에 적극적인 EUV 적용이 어쩔 수 없이 강제된 측면도 적지 않음. 바로 그 때문에 삼전이 D1a부터 적극적으로 EUV를 양산에 적용하기 시작한 것임.

그런데 실제 결과는 다들 알다시피 D1a에서 삼전이 X빠지게 고생하고, 이 과정에서 경쟁사들에 크게 밀리는 모습을 보여주기까지 했었음. 이런 일이 벌어진 데에는 몇 가지 이유가 있음.

1980년대 이래 인류는 매 7~8년 마다 노광장비 광원을 G-Line(436nm), I-Line(365nm), KrF(248nm), ArF(193nm)로 계속해서 업그레이드 해 왔었음. 그런데 2000년 ArF가 처음 등장한 이래로 새로운 광원 도입이 지연되었는데, 그 동안 인류는 ArF Immersion이나 ArF Multi-Patterning 등을 통해 그 한계를 극복해서 무어의 법칙을 계속 이어 왔음. 그런 관점에서 ArF는 인류 반도체 역사상 가장 오랜 기간(거의 25년 가까이)을 최선단 공정의 핵심 광원으로 쓰여 왔었고, 그렇기 때문에 관련된 경험이나 기술적 노하우가 아주 풍부함. 하지만 EUV는 그 역사가 5년밖에 되지 않았고, 또 얼마 전 글에서 '으느으느' 이 분이 간단히 이야기했듯, 기존의 G-Line부터 ArF까지 사용했던 렌즈 기반이 아니라 반사광 기반의 광학계를 사용하기에 인류가 지금까지 한 번도 경험해보지 못한 광원계임. 또한 ArF 대비 훨씬 정교하고 미세화된 장비이다 보니 장비가 훨씬 더 민감함. 계속 강조하지만 장비 고장과 공정 사고가 훨씬 더 빈번하게 일어나고, 삼전의 EUV 장비 가동률은 ArF 대비 아직도 훨씬 더 낮은 상황임. 그냥 까놓고 말해서 EUV 자체가 아직 안정화가 덜 된 미완의 기술이고, 아직도 인류의 미지 영역에 있는 장비이기 때문에 단순히 연구소에서 깔짝깔짝 연구용 장비 몇 대 돌리는 것만으로는 절대 이 장비를 이해할 수 없음.

그런데 그렇다고 해도 파운드리는 이미 몇 년 전부터 EUV를 양산에 적용해서 어느 정도 잘 사용하고 있다는 사실을 고려하면, 왜 디램만 최근에까지 EUV로 개고생했냐는 게 설명이 되지 않음. 왜냐하면 그것은 EUV에 요구하는 바가 파운드리와 디램이 완전히 달랐기 때문임. 파운드리 선단공정에서 EUV를 사용하는 것은 고객사들이 요구하는 스펙의 반도체를 제작하기 위함이며, EUV로 가격이 많이 올라가더라도 원하는 반도체 스펙을 구현할 수 있다면 고객사들은 OK임. 파운드리는 결국 가격보다 성능이 더 중요한 맞춤식 수주형 제품이기 때문임. 7나노 이후부터 파운드리 웨이퍼 계약 가격이 미친듯이 상승하고 있는데, 그게 거의 대부분 EUV가 원인임.

하지만 디램은 다름. 파운드리와 달리 디램이 미세공정을 전환하는 가장 큰 목적은 결국 원가 절감임. 디램은 성능보다 가격이 더 중요한 범용 Commodity 제품이기 때문임. EUV를 적용해서 오히려 이전 노드 대비 원가가 올라간다면 고객사들은 절대로 안 삼. JEDEC 스펙만 동일하다면 EUV를 적용했던 말건 가격 싼 디램이 고객사들에게는 장땡임. 정리하자면 파운드리 업체들은 EUV 적용으로 인한 원가 상승을 고객사들에 전가할 수 있지만 디램은 그게 불가능함.

이로 인해 제품 양산이 경제성을 갖는 황금 수율의 기준치 역시 디램이 파운드리보다 많이 높음. 그런데 원래 수율이라는 게 한 일정 수준, 한 60%까지는 금방 끌어올릴 수 있어도 그 이상의 높은 수준으로 끌어올리는 건 아주 어려움. 원래 성적도 일정 등수까지는 공부 열심히 하면 금방 오르지만, 그 이상부터는 열심히 해도 잘 안 오르는 것과 비슷함. 그런데 이런 상황에서 EUV 적용으로 인한 생산성과 수율 하락이 예상보다 너무 심각하니, 결과적으로 2번에서 기대했던 것(EUV를 통한 원가 절감)은 완전히 물거품이 되어 버렸음. 앞서 최정동 박사가 말했듯 디램 원가상승분의 거의 절반 가까이가 EUV 인프라 관련 비용(장비 감가비, 수선비, EUV 관련 클린룸과 건물 감가비 등)임. EUV 적용으로 인한 디램에서의 원가 상승이 얼마나 심각한지 잘 알 수 있을 것임. 결국 EUV를 써서 원가가 하락하는 게 아니라 오히려 EUV를 썼기 때문에 원가가 더 올라가 버리게 됨. 이처럼 디램에 EUV를 적용하는 건 파운드리와는 다른 종류의 크나큰 어려움이 있음.

그래서 22년부터 양산에 들어간 D1a는 삼전 메모리에 거의 재앙과 같은 결과를 초래했는데, 간단히 말해서 디램 3사 중 EUV를 적용하지 않은 회사일수록 투자비도 적게 들고, 수율도 잘 나오고, 생산성도 높아짐. 그런데 삼전은 D1a에서 EUV를 제일 많이 썼잖아? 망했어요. 특히 DDR5로 세대가 전환하는 시점에, 선단공정으로 DDR5 양산이 불가능해서 3사 중 유일하게 D1a로 DDR5를 양산하던 하닉에 마켓 쉐어를 많이 뺏기게 되었음.

여담으로 22년은 디램뿐만 아니라 낸드도 정말로 어려운 시기였는데, 삼전은 6세대 128단까지 1스택/Non-CoP 구조를 계속 유지했었는데, 7세대 176단부터 2스택/CoP 구조를 동시에 적용하면서, 디램과 비슷하게 낸드에서도 엄청나게 많은 공정 사고와 수율 이슈를 겪었기 때문임. 그래서 하닉과 마이크론이 176단으로 대부분 넘어가던 시점에서도 128단에서 거의 공정 전환을 하지 못 했었음. 삼전이 디램과 낸드 모두 선단공정 기술력에서 뒤쳐진다는 이야기가 나왔던 게 바로 그 때임.

그런데 여기에서 재밌는 건 하닉과 마이크론은 176단 낸드를 양산하는데도 128단 낸드를 양산하던 삼전 낸드의 영업이익률이 훨씬 더 높았다는 사실임. 규모의 경제 영향도 있지만 가장 큰 원인은 128단 1스택을 통한 176단 2스택 대비 원가 절감, 그리고 예전 3D 낸드 초창기의 Conventional Peri(Non-CoP) 구조를 그대로 유지하면서 예전 장비들을 그대로 사용할 수 있다 보니 신규 장비 투자비 부담이 크게 적었기 때문임. 간단히 말해 상각이 다 된 장비들을 계속 쓰는 것임. 이로 인해 삼전 128단 낸드가 경쟁사들 176단 낸드와 원가경쟁력에서 오히려 일부 측면에서는 우위에 있었던 점도 있었음.

다시 본론으로 돌아오면 D1a에서 많은 어려움을 겪던 상황은 D1b에서도 비슷해서, 삼전은 결국 선폭을 늘리고 EUV 레이어 개수를 줄여서 도중에 D1b를 다시 개발하기까지 했었음. 그래서 삼전 D1b의 EUV 레이어 개수는 5개로 D1a와 동일함. 선단공정 개발에 EUV를 적극적으로 활용하겠다는 당초의 계획은 완전히 틀어져서 D1b에서 EUV 레이어 개수를 아예 늘리지 못했음.

한편 하닉은 D1a에서 EUV 1 레이어, D1b에서 EUV 4 레이어를 적용했는데, D1b 선폭 역시 삼전과 거의 비슷함. 삼전은 D1a에서 EUV 때문에 그토록 고생했는데도, 결과적으로는 경쟁사인 하닉과 D1b에서 선폭과 EUV 레이어 경쟁력에서 거의 따라잡히고 말았음. 참고로 삼전과 하닉의 D1b 선폭은 12.8nm, 마이크론은 13.3nm임. 마이크론의 선단공정 개발이 좀 더 수월했던 건 경쟁사들보다 선폭이 좀 더 여유가 있던 측면도 일부 있음.

결론적으로 삼전이 D1a에서부터 EUV를 적극적으로 적용한 것은 (EUV 잉여 CAPA 때문에 어쩔 수 없이 강제된 측면이 있다곤 하더라도) 파운드리에서처럼 너무 무모하고 설익은 전략이 아니었나, 그래서 불필요하게 손실을 너무 봤다고 개인적으로 생각함. 지금 와서 되돌아보면 D1b에서부터 EUV를 본격적으로 적용한 하닉의 전략이 제일 낫지 않았나 생각함.

그렇다면 이제 마이크론 EUV 전략에 대해 이야기하려면 근본적으로 마이크론의 기업 운영 전략부터 설명해야만 함. D1x까지 선단공정 경쟁에서 경쟁사들에 크게 뒤쳐지던 마이크론이 그 격차를 줄이기 위해 사용한 전략을 요약하면 크게 세 가지 정도임.

1. 무조건 선단공정 전환 주기를 1.5년으로 가져간다.

2. Dual Mother FAB

3. 짜투리 비즈니스의 적극적인 개척

우선 1번부터 차근차근 설명하면 원래 경쟁사들은 연구소에서 신규 공정의 큰 그림을 그려 오면, 그걸 개발 라인에 투입해서 신규 공정의 안정성과 생산성을 높이는 활동을 함. 그것을 바로 개발 활동이라고 함. 그리고 그 개발 라인에서 일정 수준의 기준(수율 등)을 충족하면 그때서야 양산 라인으로 넘김. 이 과정에 한 2년 정도의 시간이 소요됨. 솔직히 2년보다 더 길어질 때도 많음.

마이크론의 생산 거점 위치 (출처: 서울경제 강해령 기자)

그런데 마이크론은 개발 라인에서 공정이 안정화가 덜 되더라도 1.5년 정도가 되면 바로 양산 라인으로 공정을 넘겼음. 공정 안정화보다 일정 단축이 더더욱 중요했기 때문임. 그리고 이것을 가능하게 한 게 바로 Dual Mother FAB 전략임. 마이크론은 디램 선단공정을 일본 히로시마 FAB과 대만 타이중 FAB에서 퐁당퐁당 개발해 왔음. 간단히 말해서 D1z 공정을 일본 FAB에서 개발하고 양산하고, D1a 공정은 대만 FAB에서 개발하고 양산하고, D1b 공정은 다시 일본에서 개발하고 양산하는 식임. 그런데 다른 회사들은 Mother FAB을 하나로 정해 놓고 신규 공정을 개발했음.

공정 전환은 1.5년 주기로 하더라도 각 Mother FAB들은 실제로 1.5*2=3년 주기로 미세공정을 전환하기 때문에 공정 전환주기를 당기는 것에 따른 압박감이 훨씬 덜 했음. 반대로 경쟁사들 Single Mother FAB에서 공정 전환 주기를 1.5년 주기로 당기면 기존 공정이 제대로 양산 안정화 되기도 전에 신규 공정이 새로 들어가고, 그러다 보니 마치 교통 체증이 걸리듯 한 FAB에 여러 가지 공정이 뒤섞여서 생산성과 개발 속도는 극히 저하될 것임. FAB은 최대한 소품종 대량생산할 수록 생산성이 극대화되는 법임.

여담으로 마이크론이 원래 이러한 전략을 의도하고 쓴 건 아니었는데, 마이크론이 파산한 일본의 엘피다를 인수했을 때 인수 조건이 기존 인력들의 고용 유지였음. 그래서 디램 개발 조직이 미국과 일본(구 엘피다)에 별도로 존재하는 상황이 되어 버렸음. 이렇게 되면 쓸데없이 중복 비용만 발생하는 셈임. 그래서 원래라면 지금 하닉이 솔리다임 개발 조직들을 다 해체하는 것처럼 구 엘피다 쪽 개발 조직들은 다 해고되었어야만 하지만 그걸 못 하게 된 거지. 그런데 마이크론은 발상을 전환해서 미국과 일본의 두 조직을 번갈아 가면서 디램 선단공정을 개발하는 방식을 썼고, 그래서 개인적으로는 이러한 개발 전략이 꽤 성공적이었다고 평가함.

그리고 경쟁사들이 안 하는 자투리 비즈니스를 적극적으로 추구했음. 예전에도 글 썼었는데 삼전과 하닉은 훨씬 더 규모가 큰 메이저 고객사들과 메이저 제품에 집중하는 동안, 마이크론은 삼전과 하닉이 안 하는 소규모 비즈니스를 적극적으로 추구했음. 그 대표적인 사례가 GDDRX임. 마이크론만 독자 개발한 규격임. 경쟁사들은 상업성 없다고 안 하던 비즈니스였거든. 예컨대 엔비디아 요구에 맞춰서 GDDRX라는 별도 규격을 개발하는 것보다는 그 개발 리소스를 훨씬 더 마켓 쉐어가 큰 다른 디바이스에 투입하는 게 남는 장사임. 또 삼전, 하닉이 GDDR을 아예 개발 안 하는 것도 아니거든. JEDEC 표준 규격 제품(GDDR5~6~7)들만 개발할 뿐이지. 그런데 마이크론은 서버, 모바일 등 메이저 마켓에서 삼전, 하닉과 정면으로 맞짱뜨는 것보다는 이렇게 경쟁사들이 안 하는 비즈니스를 적극적으로 주워 와서 GDDRX뿐만 아니라 군용 Specialty 메모리, Automotive용 디램에도 상대적으로 높은 점유율을 차지하고 있음.

다시 본론으로 돌아와서 마이크론의 이러한 기업 운영 전략은 근본적으로 신규 기술이나 대규모 투자에 있어서 상당히 보수적으로 대응하게 만들 수밖에 없음. 새로운 공정에서 갑자기 신규 기술이나 장비들을 대거 도입하면 익숙한 기술과 장비를 쓰는 것보다는 당연히 반드시 양산 Ramp-up 속도가 늦어질 수밖에 없고, 이렇게 되면 마이크론이 추구하던 1.5년 개발 로드맵은 절대 지켜질 수 없게 됨. 그리고 신규 공정을 빨리빨리 전환하는 상황에서 각 공정마다 대규모 투자를 할 수 있는 돈도 없음. 낭비가 너무 큼.

그래서 삼전이 같은 기간 동안 평택에 P1부터 P3까지 대규모 Mega FAB들을 여러 개 건설하는 동안, 마이크론이 신규 FAB을 지은 게 없음. 그냥 기존 FAB들을 확장했을 뿐임. 그래서 17년 이래 마이크론의 CapEx Intensity(매출액 대비 CapEx)는 메모리 경쟁사들보다 훨씬 좋았는데, 좋게 말하면 투자를 아주 효율적으로 한 것이고, 나쁘게 말하면 적극적인 신규 투자를 별로 안 했다는 뜻임.

마이크론의 EUV 전략(EUV 도입을 최대한 늦춘다)는 바로 이러한 관점에서 바라봐야만 함. 물론 마이크론이 EUV 도입에 보수적일 수밖에 없는 다른 이유들도 있음. 예컨대 CAPA와 규모의 경제에서 밀린다거나, 또는 삼전 파운드리와 메모리 사업부 관계처럼 EUV CAPA를 유연하게 운영하기 힘든 점도 있긴 함. 그런데 가장 큰 원인은, 앞서에서도 말했듯, 마이크론은 EUV를 도입해서 먼저 매를 맞는다는 전략을 애초부터 추진할 수가 없었다는 사실임. 매를 맞게 되는 순간 마이크론이 목표로 하는 공정전환 주기를 맞출 수 없게 되거든. 즉, 마이크론은 EUV 도입을 먼저 안 한게 아니라 어쩔 수 없이 못했던 점도 크다는 것임.

첨부는 마이크론이 예전에 발표했던 EUV Tech Forum의 자료인데, 여기에서 마이크론은 2023년 이후부터 EUV가 ArF 대비 디램에서 양산성을 갖는다고 주장하고 있음. 당초 로드맵 상 마이크론의 D1c 양산 일정이 2024년이니, 다시 말해 D1b까지는 디램에 EUV를 적용하는 게 경제성이 없다고 본 것임.

그래서 마이크론의 당초 계획은 ArF가 경제성을 갖는 D1b까지는 최대한 EUV 없이 ArF만으로 꿀을 빨다가, 2024년 양산하는 D1c부터 EUV 레이어를 한번에 5개 도입해서 (최대한 시행착오를 최소화해서) EUV로 바로 넘어가겠다는 것이었음. EUV를 영원히 안 쓰는 게 아니라 가장 효율적인 시점부터 쓰겠다는 것임. 계획만 보면 아주 훌륭하긴 함. 자기는 경쟁사들, 특히 삼전처럼 EUV 때문에 고생을 최대한 덜 하고 바로 EUV로 꿀 빨겠다는 것이거든. 그런데 인생은 실전이라고 그게 말은 쉽지.

하지만 첨부한 자료에도 나왔듯 마이크론 D1c 양산 시점은 당초 24년에서 25년으로 1년 가까이 밀렸고, 그리고 EUV 레이어 개수도 당초 5개에서 작년 하반기까지도 5개는커녕 1개 쓸까? 아니면 아예 쓰지 말까? 계속 갈팡질팡 하다가 최근에서야 1 레이어를 적용하는 것으로 의사 결정을 내렸음. 덕분에 선단공정 기술력 1등이라고 자랑하던 개발 일정 격차가 경쟁사들에 완전히 다 따라잡혀 버렸음. D1c 개발 기간이 기존 D1z에서 D1b까지 그랬듯 1.5년도 아니고 거의 2.5년으로 1년 가까이 딜레이되는 상황임. D1b에서도 이미 전체 마스크 개수가 경쟁사들보다 상당히 많던 상황에서, D1c에서도 EUV를 고작 1 레이어를 적용하다 보니 D1c부터 본격적으로 전체 마스크 개수가 폭증하는 상황임. 이는 그대로 제조원가의 급증으로 이어짐. 그런 관점에서 앞서 최정동 박사 인터뷰에서도 마이크론이 본격적으로 EUV를 적용하는 D1c에서부터는 개발 일정을 공격적으로 가져가기 어려울 것이라고 했었고, 나 역시 그렇게 생각하던 상황에서, 마이크론이 D1c 개발 일정이 크게 지연되면서 동시에 (전체 마스크 개수가 폭증하는 것을 감수하고서라도) EUV를 고작 1 레이어 적용한다는 것은 이유가 뻔하다고 생각함. 간단히 말해 마이크론은 EUV 공정 기술력과 양산성 확보에 사실상 실패한 것으로 보임. 그게 아니고서는 마이크론이 저런 모습을 보일 리가 없음.

최대한 ArF로 꿀을 달달하게 빨다가, EUV와 ArF 경쟁력이 Cross-Over 되는 시점에 EUV로 딱 갈아 탄다는 전략이 말은 좋지. 그런데 그게 말처럼 쉬울 것이었으면 (EUV 경험이 훨씬 많은) 삼전이 D1a에서 그렇게 X빠지게 고생하지도 않았을 것이거든. 앞서 말했듯 EUV는 인류가 지금까지 경험해 보지 못한 어떻게 보면 아직도 인류의 인지영역 밖에 일부 있는 아주 복잡하고 정교한 장비이고, 이런 장비를 연구소에서 꼴랑 몇 대 만지작거리다가 양산에 바로 아무 문제 없이 적용하는 게 절대 가능할 리가 없거든. 양산 라인에서 시행 착오를 통해 X빠지게 고생하면서 배워 나가는게 정말로 엄청나게 많음. 까놓고 말해서 장비를 개발한 ASML도 장비 고장 원인을 쉽게 파악하지 못하는 경우가 매우 많으니까 말이지. 지금 돌아가는 상황을 보면 EUV 기술력이 없으니 D1c에서 1 레이어로 EUV 양산 경험 찍먹이라도 해본 후에 D1d에서 EUV를 본격적으로 적용하기로 한 것으로 보이는데, 그것이 이제부터는 본격적으로 마이크론에 상당한 원가 부담으로 되돌아오기 시작할 것임.

그런데 D1c와 D1d 로드맵에서 계속 갈피를 못 잡고 갈팡질팡하다 보니, 지금 돌아가는 상황을 보면 너무 구체적으로 말할 수는 없지만 이대로 가면 D1d 개발 일정이 경쟁사(삼전, 하닉)들보다 상당히 늦어지는 것은 거의 확정적이고, 잘못하다가는 1년 가까이 개발 일정이 지연될 가능성도 상당하다고 생각함.

만약에 마이크론이 D1d에서 뒤쳐지는 EUV 경쟁력을 따라 잡겠다고 한 번에 EUV 레이어 개수를 크게 늘렸다가는 과거 삼전이 D1a에서 경험했던 것처럼 X될 가능성이 적지 않음. 그러면 반대로 EUV를 너무 보수적으로 도입했다가는 (경쟁사들은 D1d에서는 EUV 레이어를 10개 이상 적용하는 상황에서) 원가경쟁력 격차가 더더욱 벌어지게 됨. 뭘 해도 마이크론은 상당히 어려운 상황에 처하게 될 것임.

그렇게 보면 첨부에 나왔듯 22년부터 23년 상반기까지 삼전이 D1a에서 개피똥 싸면서 D1b/a 등 디램 선단공정 Mix에서 마이크론에 말 그대로 개 쳐발렸었는데, 그럼에도 불구하고 디램 영업이익률이 삼전이 마이크론보다 최소 5% 정도 높게 나왔음. 이는 간단히 말해서 메모리 반도체 원가경쟁력은 선단공정 비중만으로 그리 간단하게 우열을 정할 수는 없다는 것임. CAPA와 규모의 경제도 있고, 공정 개수도 있고, 생산 효율성도 있고 많은 요소들이 있음. 그런 관점에서 마이크론이 선단공정 비중에서 압도적인 1등인데도 영업이익률에서 삼전에 뒤쳐졌다는 것은 마이크론의 미세공정 전환 주기 단축 전략이 생산성을 희생하는 요소가 적지 않았다는 뜻임. 예컨대 앞서 말한 것처럼 공정 안정화가 덜 된 상태에서 양산 라인에 때려넣다 보니 공단화도 부족할 뿐더러 전반적인 수율이 좀 더 낮을 수밖에 없지. 아마 25년 D1c 정도부터는 선단공정 개발 격차가 거의 따라잡힘과 동시에 삼전은 주요 EUV 인프라가 감가상각 완료되기 시작하고, 또 EUV 수율이 어느 정도 안정화되는 상황에서 반대로 마이크론은 EUV 인프라 투자 비용과 ArF 유지로 인한 공정 수가 급증하다 보니 본격적으로 삼전과 마이크론의 디램 원가경쟁력 격차가 벌어지기 시작할 것으로 생각하고 있음.

그리고 여담으로 마이크론이 당초 계획했던 게 EUV 사용을 최소화하고 D1d 다음에 D0a부터는 3D 디램으로 바로 건너뛰는 것이었는데, 지금 돌아가는 상황을 봐서는 D0a부터는 3D 구조가 아니라 High-NA EUV를 도입하고, 또 6F2에서 4F2를 도입해서 2D 구조를 당분간 계속 유지하게 될 것으로 보임. 이건 삼전 혼자만의 상황이 아니라 하닉, 마이크론 등 디램 업계의 공통적인 컨센서스임.

첨부는 최근에 Yole Group에서 공개한 디램 장기 기술 로드맵인데, D0b까지는 2D 디램 구조(4F2, High-NA EUV, Vertical Transistor, Hybrid Bonding Peri)를 유지하고 그 이후에나 3D 디램 구조로 넘어갈 것으로 전망하고 있음. 여기에서 재밌는 표현이 3D 디램에 대해서 "Multiple possibilities under investigation"이라고 서술했는데, 실제로 지금 3D 디램의 설계 방향에 대해 각 장비사들이나 디램 메이커별로 의견이 전부 다 갈리고 있음. 이 말은 간단히 말해서 어떤 게 3D 디램에서 최적의 설계인지 아직도 업계 컨센서스 자체가 이뤄지지 못했다는 것임. 만약 진짜로 D0a부터 3D 디램이 양산을 시작하려면 이미 지금 쯤이면 어느 정도 그 설계 방향에 대한 업계 컨센서스가 이뤄졌어야만 함. 그런데 심지어 디램에서 가장 기본적인 Transistor와 Capacitor 구조와 개수를 어떻게 할 지조차 합의가 안 된 상황임. 참고로 마이크론은 2T0C 구조를 민다고 알고 있음. 그래서 본문에서는 이에 대해 "3D 디램이 미래인 건 맞지만 어떻게 만드는 지는 아직 그 누구도 모른다"라고 표현했음. 그만큼 3D 디램이 매우 어렵고, 아직도 많은 연구를 필요로 하며, 그래서 Yole Group에서 말하는 것처럼 D0c도 빠르고 최소 0나노급 대여섯 세대(한 2035년 정도?)까지는 가야 3D 디램이 양산 가능할 것으로 개인적으로 생각함. 그래서 마이크론이 지금 3D 디램에서 특허를 많이 가진 건 큰 의미가 없다고 생각하는데, 아직 양산까지는 최소 십 몇년이 더 남은 상황에서 아직 설계 최적화마저도 안 끝난 극초기 상태에서 컨셉 몇 개 정도 특허를 낸 것은 의미가 없다고 보기 때문임.

이는 디램 미래기술 로드맵에서 4F2와 EUV에 집중했던 삼전과 하닉의 방향이 맞았고, 3D 디램에 집중했던 마이크론의 방향이 틀렸음을 입증한다고 봄. 마이크론의 소망과는 달리 디램에서 EUV는 예상보다 훨씬 더 많이, 그리고 훨씬 더 오래 쓰게 될 것임. 아, 그렇다고 해서 삼전과 하닉이 3D 디램을 아예 안 한다는 것은 아님. 당장은 아니고 좀 더 시간이 걸리기 때문에 2D 구조에 더 집중한다는 뜻임. 그렇기 때문에 EUV 기술에 소홀했던 마이크론의 전략은 이제부터는 본격적으로 그 업보로 돌아올 것이라고 생각함. D1c라는 디램 로드맵 상 아주 중요한 분기점에서, 마이크론의 개발 일정이 소리소문 없이 거의 1년이나 딜레이되었다는 사실이 무슨 의미인지 아직 시장은 정확히 이해하지 못 하는 것 같음.

그런 관점에서 산업을 종이쪼가리와 텍스트로 배운 사람들(특히 인터넷 커뮤니티에서 까부는 주식쟁이들이 그렇더라고) 특징이 양산기술을 X으로 본다는 것임. 연구소에서 설계도를 만들고 그것을 제조 라인에 보내면 그저 프린트 복사기 돌리듯 완성품이 쉽게 순풍순풍 쏟아지는 것으로 착각을 함. 그런데 이제는 EUV 사례에서처럼 그게 진짜 힘들어졌거든. 반도체가 훨씬 더 미세하고 정교해지면서 연구소에서 설계한 스펙이 (훨씬 더 수많은 변수가 존재하는) 양산 라인에서 작동하지 않는 경우가 정말로 비일비재함. 결국 연구소에서 아무리 시뮬레이션을 돌리고 해도 결과가 잘 안 나오니, 대규모의 시험 생산 라인(개발 라인)을 구축하고 거기에서 웨이퍼 몇 만 장씩 갈아가면서 양산성 평가를 해야만 함. 예전보다 최첨단 반도체의 개발 비용이 급증하는 것도, 이러한 개발 라인에 구축에 들어가는 비용과 라인 규모가 정말로 엄청나게 많이 거대해지고 있기 때문임. 특히 기존에 안 사용하던 새로운 기술과 Scheme을 적용하는 것은 특히 더더욱 어려운 일임. 예컨대 디램뿐만 아니라 낸드만 해도 삼전이 176단에서 2스택/CoP 구조를 동시에 적용하면서 X빠지게 고생한 것은 맞는데, 경쟁사인 하닉도 CoP 구조를 처음 적용했을 때 낸드 웨이퍼 몇 만장을 공정 사고로 갈아 먹으면서 고객사 인증이 계속 Fail되어 결국에는 제품을 다시 설계했던 것으로 알고 있거든. 모두 다 개고생하는 것은 똑같음. 무언가 새로운 것을 생산하는 것은 정말로 어려운 일임. 반도체는 설계도 집어넣고 복사 버튼 딸깍 누르면 제품이 쏟아지는 그런 곳이 절대 아님.

그래서 모리스 창이 TSMC의 성공 비결에 대해 ‘경험 곡선’이라고 이야기한 것임. 생산량이 많을수록, 경험이 많을수록, 원가를 낮출 수 있는 기회가 많아진다는 것임. 덧붙여 모리스 창은 의미심장하게도 인텔도 TSMC의 성공 비결을 깨닫고 그 길(대량생산)을 따라하려고 한다고 이야기했음. 많이 찍어내고, 많이 경험한다는 것이 최첨단 반도체 산업뿐만 아니라 전체 제조업에서 얼마나 중요한지를 이해해야만 산업을 이해할 수 있음.

중국이 반도체 뿐만 아니라 다른 제조업에서도 엄청나게 무서운 상대인 게 바로 이 때문임. 중국 정부 차원에서 화웨이, 오포, 비보, 탄센트, 바이두, 알리바바 등 중국의 거대 IT 기업들과 빅테크들에게 기술력이 형편없더라도 중국산 반도체 구매를 강제하고, 또 중국산 반도체가 탑재된 제품들을 자국의 방대한 내수시장에서 소비하도록 하니 중국 반도체 기업들이 업력을 금방 쌓고, 업력의 축적이 기술력의 발전과 원가의 절감을 가져오는 선순환을 가져오니 생각보다 빨리 성장할 수 있었음. SMIC, YMTC 모두 다 그런 방식으로 성장한 것임. 반도체뿐만 아니라 2차전지, 전기차 등 다른 산업에서도 중국은 방대한 내수시장, 그리고 탄탄한 제조업 역량, 그리고 자국산 탑재를 강제할 수 있는 공산당 1당정치 체제의 강점으로 인해 무섭게 성장할 수 있었음.

그렇게 보면 반도체에서 이런 산업 육성 방식이 가능한 나라가 전 세계에 딱 하나 더 있다고 생각하는 데 그게 바로 미국임. 전 세계 최대의 내수시장이 바로 미국이고, 또 애플, 엔비디아, AMD, 인텔 등 미국의 빅테크들은 전 세계에서 가장 많은 반도체를 구매하는 기업들임. 나중에 인텔 파운드리가 어느 정도 수순에 올라오면 이런 방대한 내수시장과 빅테크들을 이용해서 미국이 어떻게 인텔 파운드리를 밀어주게 될 지, 인텔이 어떤 식으로 성장하게 될 지 그 방법은 너무나도 명백하다고 생각함. 괜히 모리스 창이 인텔이 TSMC 방식을 따라하려고 한다고 말한 게 아님. 그리고 그 말은 반대로 TSMC가 엄청나게 많은 CAPA와 점유율을 상실하게 된다는 것인데, 반도체 산업에서 경험 곡선을 잃어버리게 된다는 게 얼마나 치명적인 의미인지를 그때 가면 충분히 다른 사람들도 경험하고 이해하게 될 것이라고 생각함.

결론적으로 2020년대 이래 삼전이 메모리(디램과 낸드 모두)에서 큰 틀에서 추구했던 대전략, 디램은 EUV의 적극적인 적용, 낸드는 치킨게임과 점유율 싸움은 비록 엄청나게 많은 시행착오와 시간낭비가 있었지만, 큰 틀에서는 이제는 어느 정도 점점 맞아 떨어지고 있다고 생각함. D1a에서 EUV로 개고생했던 것들이 D1b에 들어서는 상당히 많이 안정화되었고, 그래서 생산성이 D1a 때보다는 많이 빠르게 올라오고 있음. D1a 역시 많이 안정화되었음. 그리고 D1c에서부터는 과거에 엄청나게 투자했던 EUV 관련 인프라들의 감가상각이 본격적으로 끝나기 시작하면서, 디램 원가경쟁력에 아주 큰 보탬이 되기 시작할 것임. 반면 EUV에 가장 보수적으로 접근했던 마이크론은 현재 기준으로는 EUV 공정 기술력과 생산성 확보에 사실상 실패한 것으로 보이고, D1c가 본격 램프업에 들어가는 내년 하반기부터는 그것이 본격적으로 실적에 나타나기 시작할 것으로 생각함. 더 나아가 D1d에서 개발 로드맵과 원가 경쟁력에서 경쟁사들에 본격적으로 뒤쳐지기 시작하는 것도 아마 2~3년 뒤부터는 본격적으로 회사 밖으로 드러날 것임.

낸드는 22년까지도 앞서 말한 신규 Scheme(2스택, CoP) 동시 적용으로 176단에서 계속 문제가 생겨서 마이크론과 하닉이 176단으로 다 넘어간 상황에서 계속 128단에 머물고 있던 게 삼전이었는데, 극심한 불황으로 경쟁사들이 낸드 미세공정 전환을 거의 못 하는 상황에서 압도적인 자본력 빨과 동시에 176단에서 고생하던 신규 Scheme이 상당히 안정화되면서 176단을 Skip하고 바로 236단으로 공정 건너뛰기를 해서 늦어도 내년(25년도) 초면 낸드 선단공정에서 압도적으로 앞서 나가는 게 바로 삼전이 될 것임. 압도적인 자본력의 힘으로 선단공정 격차를 완전히 뒤집어 버렸음. CAPA와 규모의 경제에서 1등인 회사가 선단공정에서도 1등을 하게 된다는 게 나는 초격차라고 생각함. 또한 300단 이상에서는 극저온 하이브리드 식각으로 스태킹 경쟁력에서도 크게 앞서 나갈 것으로 생각함. 맞춤형 수주식 제품이 되어 가는 디램과 달리 낸드는 지금까지 그래왔고 앞으로도 계속 단위당 원가가 제일 중요한 범용 Commodity 제품으로 남을 것이라고 생각하고, 이런 시장은 삼전의 경쟁력이 가장 극대화될 것임. 그래서 나는 낸드는 장기적으로 키옥시아 퇴출시키고 삼전이 50% 가까운 점유율을 가져가지 않을까 생각하고 있음. 낸드는 거의 삼전이 지배하게 될 것이라고 생각함. 키옥시아뿐만 아니라 하닉, 마이크론 낸드도 상황이 그리 좋지 않기 때문임. 일단 하닉은 솔리다임 소화시키는 데 10조 원 이상 더 꼴아박아야 하고, 마이크론은 키옥시아/WDC 인수하고 다 낡아 빠진 라인 폐쇄하고 새로 짓는 데 거의 40조 원 가까이 들어갈 것으로 생각하고 있음. 궁극적으로 마이크론이 처한 또 다른 문제는 이제는 그동안 크게 재미를 보았던 저투자 효율성 극대화 전략이 더 이상 유지하기 어려워진다는 데 있는데, EUV뿐만 아니라 HBM CAPA 증설이나 낸드 통폐합 과정에도 엄청난 돈을 쏟아 부어야만 하기 때문임. 투자비 부담이 폭증하게 될 상황에서 어떻게 Cash Flow 전략을 가져가야 할지 마이크론의 고민이 앞으로 매우 커질 것이라고 생각함.

더불어 나는 지금까지 내가 말했던 것들이 지금 당장의 실적과 격차로 드러날 것이라고 말하는 게 아님. 겉보기에는 삼전이 사상 최대 실적을 찍고 있었을 때 코코넛(※ 前 대표이사)이 말아 먹었던 게 최근에 들어와서야 드러나는 것처럼, 또한 하닉이 HBM에 장기간에 걸쳐 지속적인 투자와 관심을 기울였던 게 작년 초부터야 본격적으로 드러나는 것처럼 여기서 까부는 주식쟁이들이나 일반 대중들이 다 알 정도로 업계에서 누가 본격적으로 치고 나가거나 뒤쳐진다는 것은 오랜 기간에 걸친 격차와 노력이 누적된 결과이기 때문임.

여튼 다시 본론으로 돌아오면 삼전이 디램 EUV 경쟁력에서 앞서 나가기 시작하는 것도, 낸드 선단공정 경쟁에서 가장 앞서 나가서 본격적으로 물량공세를 시작하는 것도, 반대로 마이크론이 EUV 경쟁력에서 뒤쳐지기 시작하는 것 모두 다 본격적으로 실적에 반영되고 외부에 드러나기 시작하는 것은 빨라야 내년 초 정도부터로 생각하고 있음. 다시 말하지만 그 회사의 경쟁력이 본격적으로 발현되는 것은 지난 수년 간 누적된 결과물의 영향이기 때문임. 예컨대 삼전이 D1a에서부터 업계에서 가장 빨리 EUV를 적용하기 시작한 것은 21년부터이고, 낸드 CapEx 경쟁에서 경쟁사들보다 독보적으로 앞서 나가기 시작한 것도 재작년 말부터의 이야기임. 그 결과물들이 빨라야 2025년이나 되어서야 드러나기 시작하는 것임. 하지만 그렇게 몇 년에 걸쳐 누적된 결과물이기 때문에 경쟁사, 특히 디램에서는 마이크론, 낸드에서는 키옥시아/WDC가 이 격차를 쉽게 따라잡거나 뒤집는 것은 불가능하다고 생각하고 있음. 반도체에서는 축적의 시간이 그만큼 중요함.

그 말은 반대로 HBM 같은 AI 메모리 경쟁에서 삼전이 하닉을 금방 따라잡는 것은 매우 어려울 것이라는 말도 됨. 계속 말하지만 그 회사가 지금 보여주는 경쟁력은 오랜 기간 누적된 노력의 결과물이기 때문임.

https://m.dcinside.com/board/galaxy/970236

위에 첨부한 글에서도 말했었듯 삼전은 그동안 성능보다 원가가 중요한 범용 Commodity 제품이라는 메모리 반도체 본연의 특성에 아주 충실해서 일단 싸게 대량으로 찍어내는 데 기업 경영에 중점을 둬 왔음. 내가 고객사에 맞춰 제품을 만드는 게 아니라 일단 싸게 많이 찍어내면 물건은 알아서 팔린다는 마인드였음. 하지만 반대로 하닉은 예전부터 고객사, 영업 중심 마인드로 비즈니스를 운영해 왔고, 그 마인드의 결과물이 바로 HBM 같은 고객 맞춤형 수주식 메모리 반도체라고 생각함. 하닉이 HBM을 잘 하는 게 결코 우연과 운의 결과물이 아니라고 생각함. 기업 경영 전략의 오랜 누적의 결과물의 차이임.

또 예전부터 반도체 업계에서 하닉은 설계를 잘하고, 삼전은 양산을 잘한다는 말이 있었는데, 그 말은 하닉은 고객사가 원하는 스펙의 맞춤형 반도체를 제작할 수 있는 기본 설계 능력 자체가 애초부터 많이 뛰어났다는 뜻임. 삼전은 반대로 많이 싸게 대량으로 찍어내는 데 익숙했지.

결국 삼전이 고객 맞춤형 수주형 반도체(파운드리나 HBM 같은 AI 메모리)를 잘 하기 위해서는 기업 경영 마인드의 근본적인 변화가 필요하다고 생각함. 코코넛식 물량공세는 낸드를 제외하면 반도체 업계에서는 더 이상 통하지 않는다고 생각함. 내가 갑이 아니라 고객사가 갑이라는 마인드로 임해야 함.

그런 관점에서 이러한 디램 시장의 대격변(Commodity에서 고객 맞춤형 반도체로)은 삼전과, 더 나아가 한국 반도체에 있어 위기이자 기회가 될 수 있다고 생각함. 솔직히 말해서 기회가 될 여지가 훨씬 더 많다고 생각함. 디램의 위상 변화는 그만큼 컴퓨팅 파워에서 디램의 중요성이 나날이 높아진다는 뜻이기 때문임. 그렇기 때문에 디램이 Peak 매출을 찍었던 21년 기준으로 6000억 달러 규모의 반도체 시장에서 디램이 차지하는 비중이 900억 달러(약 15%)였는데, 장기적으로, 최소 10년 이상의 시계열을 놓고 보면 WTST 전망으로는 디램의 비중이 약 20%대 중반 이상까지 올라갈 것으로 예상하고 있음. 이미 당장 25년에 디램이 21년을 뛰어넘는 역대 최대 매출을 기록할 것이라는 시장조사기관들 의견이 점점 더 많아지고 있음. 그렇게 되면 아마 디램은 장기적으로 반도체 시장 전체에서 단일 품목으로는 가장 거대한 제품이 될 것임. 이런 시장을 삼전과 하닉이 지배한다는 게 얼마나 한국에 축복인지를 깨달아야만 함.

그렇기 때문에 디램 시장의 대격변을 삼전이 잘 따라갈 수 있다면 단순히 메모리 반도체 시장에서뿐만이 아니라 전체 반도체 시장에서 삼전의 위상은 오히려 지금보다 훨씬 더 올라갈 수 있을 것이라고 생각함. 그리고 어차피 디램은 앞으로도 계속 3사가 다 해먹을 시장이고, 이 시장에서 가장 CAPA도 크고 돈도 압도적으로 많은 것은 결국 삼전임. 어쨌거나 삼전이 가진 역량은 아직까지는 충분하다고 생각함. 그리고 디램은 그 어디보다도 전망이 아주 밝은 산업임. 또한 아주 위협적인 경쟁 상대였던 중국 반도체는 미국이 전부 다 박살내주었음.

그렇기 때문에 결론적으로 당분간 디램 시장은 하닉은 고부가가치 AI 메모리에서 가장 앞서 나가고, 반대로 전통적인 레거시 메모리(Conventional 디램과 낸드) 시장에서는 삼전이 가장 앞선 CAPA와 원가경쟁력을 가지고 앞서 나가게 될 것이라고 생각함. 하닉이 AI 메모리에서 앞서 나간다는 건 결코 나쁘게 보지 않는데, 하닌도 대한민국 기업이기 때문이거든. 미국이나 일본 기업이 치고 나갔으면 큰 문제가 되었을 것임. 그래서 누가 전에 썼듯 삼전뿐만 아니라 한국 메모리로 스코프를 크게 넓히면 한국 메모리의 위상과 지배력이 지금보다 높았던 시기는 없었고, 앞으로 더더욱 높아질 것이라고 생각함. 좋은 게 좋은 거 아님?

그렇게 보면 삼전 반도체가 여러 가지 품질이나 사건사고가 이슈가 되는 건 그만큼 삼전이니까 주목받고 소문이 잘 퍼지는 측면도 크다고 생각함. 예컨대 하닉이 낸드에서 CoP 처음 도입하다가 웨이퍼 몇 만장씩 말아먹고 고객사 인증 계속 실패하고 그래서 개발을 다시 한 것이나, 키옥시아/WDC가 기술력과 자본력 문제로 6세대 낸드를 남들 다 128단으로 개발할 때 혼자서만 112단으로 낮춰서 다시 개발한 것과 7세대 162단 개발이 경쟁사들 대비 1년 이상 지연된 것이나, 또 마이크론이 D1c 개발에서 큰 지연을 겪고 있는 것이나 이런 것들은 일반 사람들이 알 수도 없고 이슈가 되지도 않음. 특히 회사 분위기가 좋지 않은 건 사실이다 보니 이런 소문들이 밖에 더 많이 퍼져 나가는 것이라고 생각함.

또 재작년에 삼전이 디램에서 EUV로 X빠지게 고생하는 동안 삼전이 EUV를 잘 다룬다는 건 아닌데 그렇다면 과연 마이크론이 앞으로 EUV에서 고생을 안 할까?라고 의문을 표시하는 의견들이 디씨나 인터넷 커뮤니티에 좀 올라왔었거든. 그 글들을 좀 주의 깊게 읽었었는데 내 생각에 실제 EUV 장비를 다루는 엔지니어 같은 분들도 몇몇 있었더라고. 그런데 그런 의견들은 인터넷 커뮤니티 특성상 자극적인 댓글들에 바로 묻히고 말았지. 

다시 본론으로 돌아오면 삼전이 AI 메모리 시장에서 얼마나 하닉을 따라잡느냐는 이제부터의 노력이 정말로 중요하다고 생각함. 결론적으로 레거시 메모리에서 삼전이 장기 과제로 추구하던 전략들은 이제 어느 정도 조금씩 성과를 내기 시작했다고 생각함. 물론 그 과정이 순탄하지 않았고 어려움도 많았고 문제도 많았지만, 그 노력과 고생들이 이제 슬슬 결실로 돌아오고 있다고 생각함. 반대로 마이크론은 이제부터가 진짜 난관의 시작이고. 파운드리는 내 주전공이 아니니까 넘어가더라도, 내 생각에, 적어도 삼전 메모리는 가장 어려운 시간을 지나고 있으며, 2025년 정도부터는 지금까지 투자하고 쏟아 부었던 것들이 본격적으로 과실로 돌아올 시기라고 생각함.

그리고 장기적으로 메모리 반도체의 미래는 아주 밝고, 어쨌거나 저쨌거나 앞으로 최소 20년은 세 회사가 다 해먹게 될 시장이기 때문에 어쨌거나 지금과 같은 디램의 패러다임 변화가 삼전에 위기이자 기회가 될 수 있다고 생각함.

---------------------------------------------------------------------------------------------------------------------